10:50 | Treffpunkt München Ostbahnhof, Gleis 8 |
11:04 | Abfahrt M 79015 nach Prien (Bayernticket wird von uns besorgt) |
11:51 | Ankunft Prien |
13:00 | Abfahrt Boot Frauenchiemsee, Ankunft 13:30 |
13:30 | Bezug der Zimmer |
14:15 | Beginn Seminar |
14:15 | Thomas Ledwon: "Zen Mikroarchitektur" |
15:00 | Kaffeepause |
15:30 | Maurice Rang: "Speichertechnologien und ihre Nutzung" |
16:15 | Mirjam Trapp: "Accelerators for Deep Learning" |
17:00 | Stephan Breimair: "Aktuelle GPU-Generationen (NVidia Volta, AMD Vega)" |
18:00 | Abendessen |
8:00 | Frühstück |
9:00 | Start Seminar (Zimmer vorher räumen) |
9:00 | Jakob Schneider: "Task-based Programming Models in HPC" |
9:45 | Fabian Dreer: "New Operating System Concepts for High Performance Computing" |
10:30 | Simon Klotz: "Fault Tolerance in High Performance Computing" |
11:15 | Manuel Rothenberg: "Maschinelles Lernen im HPC" |
12:00 | Mittagessen |
13:30 | Feedback Runde, Evaluierung |
14:00 | Rückfahrt Boot (Ankunft Prien Hafen 14:30) |
15:06 | Rückfahrt von Prien/Bahnhof M 79032 |
15:56 | Ankunft München Ost |